Rangkaian Flip – Flop pada Sistem Digital merupakan salah satu kelompok rangkaian Logika Sekuensial yang dimana bermanfaat karena karakteristik memorinya yang dapat untuk menyimpan suatu informasi.

Biasanya Rangkaian Flip – Flop  mempunyai 2 keadaan stabil dan akan bertahan pada salah satu dari dua keadaan itu, sampai adanya pemicu yang membuatnya berganti keadaan / kondisi. Rangkaian Flip Flop dapat dirangkai dari gerbang logika NAND atau NOR. Dengan Rangkaian Flip Flop dapat digunakan untuk penyimpanan, pewaktu, penghitungan dan juga pengurutan.

Karakterisitk Flip Flop yaitu :

  1. Keadaan Keluaran Flip – Flop dapat berada dalam keadaan tinggi / rendah untuk selang waktu yang dikehendaki.
  2. Keadaan tersebut dapat berubah dengan memerlukan suatu masukan pemicu.
  3. Flip – Flop mempunyai 2 keluaran komplementer yaitu Q dan Q’

Untuk Jenis – Jenis Flip Flop ada 4 yaitu :

  1. SR Flip – Flop ( Set Reset Flip – Flop )
  2. D Flip – Flop ( Data Flip – Flop )
  3. JK Flip – Flop ( Jack Kilby Flip Flop )
  4. T Flip – Flop ( Toggle Flip Flop )

SR Flip Flop

SR Flip – Flop  merupakan rangkaian dasar untuk menyusun berbagai jenis flip – flop yang lainnya. Berikut Gambar Rangkaian SR Flip – Flop dan Tabel Kebenaran dari Rangkaian SR Flip Flop

Dari Gambar tersebut bisa dijelaskan dengan mengeset Flip Flop berarti memuat keluaran Q = 1. Sedangkan dengan Mereset Flip – Flop berarti membuat keluaran Q = 0 dari kondisi stabil / tidak berubah.

Dengan Demikian apabila Mengeset Flip Flop dari gerbang NOR dapat dilakukan dengan membuat S =1 dan untuk mereset dilakukan dengan membuat R =1. Jika Dipetakan lebih detail maka seperti hasil Tabel Kebenaran berikut ini :

D – Flip Flop

D – Flip Flop adalah pengembangan dari SR Flip – Flop, pada D Flip – Flop kondisi output terlarang / tidak tentu tidak dapat terjadi. D – Flip Flop ini merupakan dasar dari rangkaian utama sebuah memori penyimpanan digital. 

Model Modifikasi SR Flip – Flop menjadi D Flip flop yaitu dengan penambahan gerbang NOT ( Inverter ) dari Input S ke Input R pada SR Flip Flop.  Pada Input atau masukan di SR Flip – Flop adalah 2 buah yaiut S ( set ) dan R ( Reset ) , kedua input tersebut dimodifikasi sehingga pada Data Flip – flop menjadi 1 buah input saja yaiut input atau masukan D ( data ) saja. Berikut Gambar Rangkaian D – Flip Flop :

Dan berikut Gambar D- Flip Flop dengan Clock ( Pemicu ) :

Cara Kerja D – Flip Flop  sedikut berbeda dengan SR Flip Flop. Pada D – Flip Flop apabila input clock berlogika 1 maka input pada jalur data akan diteruskan ke rangkaian SR Flip flop, yang diaman pada saat input jalur Data “ High” maka kondisi tersebut adalah Set Q menjadi “High” dan pada saat jalur data diberikan input “Low” maka kondisi yang terjadi adalah Reset Q menjadi “Low”

Sedangkan Pada saat Input Clock berlogika rendah maka data output pada jalur Q akan ditahan ( memori 1 bit ) walaupun logika pada jalur input data berubah. Kondisi inilah yang disebut sebagai dasar dari memori 1 bit. Jika cara kerja D- Flip flop digambarkan dalam tabel kebenaran seperti berikut :

JK Flip Flop

JK Flip Flop merupakan rangkaian dasar untuk menyusun sebuah pencacah. Pada JK Flip Flop mempunyai masukan / inputan yaitu J dan K yang dipicu oleh suatu Clock (ck) positif dan negatif.

JK Flip flop ini dibagun dari rangkaian dasar SR Flip Flop dengan menambahkan dua gerbang AND pada masukan S dan R serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa Clock (ck ). Berikut Gambar Rangkaian JK Flip flop seperti berikut :

Cara Kerja JK – Flip flop  Saat J dan K keduanya “Low” maka gerbang and tidak memberikan tanggapan sehingga output Q tetap bertahan pada keadaan terakhirnya. Sedangkan pada Saat J “Low” dan K “High”, maka flip flop akan diseret hingga diperoleh Output Q = 0 ( kecuali jika flip flop sudah dalam keadan Reset atau Q memang sudah pada keadaan “low” .

Apabila Saat J “High” dan K “Low” maka input ini maka akan menggeser Flip flop hingga diperoleh keluaran Q = 1 ( kecuali jika Flip Flop memang sudah dalam keadaan Set atau Q sudah dalam keadaan tinggi ). Dan Pada Saat J dan K kedua – duanya “High” maka flip flop berada dalam keadaan toogle yang artinya keluaran Q akan berpindah pada keadaan lawan jika pulsa clock dipicu.

Berikut Cara Kerja JK Flip Flop digambarkan dalam tabel kebenaran seperti berikut :

T – Flip Flop

T – Flip flop merupakan rangkaian flip flop yang telah dibuat dengan menggunakan flip flop J-K yang kedua inputnya dihubungkan menjadi satu, Dari hal tersebut maka akan diperoleh flip –flop yang memiliki watak membalik output sebelumnya jika inputannya “High” dan outputnya akan tetap jika inputnya “Low”. Rangkaian T – Flip Flop dan Cara Kerjanya dalam tabel Kebenaran seperti berikut :

Pada T – Flip Flop ini memiliki karakteristik yaitu kondisi dari keluaran akan selalu toogle / selalu berlawanan dengan kondisi sebelumnya.  T Flip flop ini hanya memiliki 1 inputan pada Input T sedangkan keluarannya tetap dua seperti flip flop pada umummnya. Kalau keadaan keluaran flip flop bernilai 0 maka setelah adanya sinyal pemicu (ck ) maka keadaan berikutnya menjadi 1 dan apabila keadaannya bernilai 1 maka setelah adanya pemicu ( ck ) keadaannya berubah lagi menjadi 0. Dari Sifat ini maka flip flop ini disebut Toggle Flip Flop

Demikian Pembahasan mengenai Rangkaian Flip Flop dan Cara Kerjanya. Semoga bermanfaat untuk Anda Kedepannya. Terima Kasih

Referensi :

  1. Tocci, Ronald J., Digital System : Principles and Applications, 7/ed, Prentice-Hall International, Inc., New Jersey, 1991
  2. M. Morris Mano, Digital Design, Prentice – Hall
  3. Sumarna, Elektronika Digital : Konsep Dasar dan Aplikasinya, Graha Ilmu, Yogyakarta, 2006.
  4. Kleitz, William, Digital Electronics : A Practical Approach, Prentice-Hall International, Inc., New Jersey, 1996.
  5. Greenfield, Joseph D., Practical Digital Design Using ICs, 2/ed, Regents/Prentice Hall, Englewood Cliffs, New Jersey, 1994